中 / EN

硬件设计指导

BOOT

RK3506 的 Boot 启动顺序可以通过 SARADC_IN0 引脚进行设置，从不同接口对应的外设启动，如下图所示硬件通过配置不同的上下拉电阻值， 设计 LEVEL1-LEVEL10 十种模式的外设引导顺序，可根据实际应用需求进行对应配置。

设计要点：

（1）根据SARADC_IN0信号的IO电平，决定上拉的电平

KEY

RECOVER

若系统启动时 Recovery 模式按键处于按下状态，即将SARADC_IN1 保持为低电平（0V），则 RK3506 进入 Loader 烧写模式，当 PC 识别到 USB 设备时，松开按键使 SARADC_IN1 恢复为高电平（ 1.8V），即可进行固件烧写。在产品未有按键情况下， SARADC_IN1 悬空时，会处于不定态，可能会影响开机，所以 SARADC_IN1 的 10Kohm 上拉电阻必须保留，不可删减，保证默认的正常启动判断；为了方便开发， SARADC_IN1 建议预留按键或预留测试点。

RESET

NPOR 引脚做为外部复位信号，通过 NPOR 引脚输入，实现 RK3506 硬件复位，低电平有效。

电路设计要点

（1）注意SARADC_IN1信号和NPOR信号是否有接上拉电阻

（2）按键处需加ESD防护器件

USB

RK3506B 芯片内置 2 个 USB2.0 OTG 控制器。USB20_OTG0_DM/USB20_OTG0_DP 是系统固件烧写口，如果产品不用这个接口，在调试与生产过程中必须要预留此接口，不然会无法调试及生产烧写固件 。

OTG 模式：根据 ID 脚状态自动切换是 DEVICE 模式或 HOST 模式， ID 高为 device， ID 拉低为HOST。

DEVICE

电路设计要点：

（1）设备作为从机，Tpye-C的CC引脚需要接两个5.1K的下拉电阻

（2）USB20_OTG0_ID信号保持悬空即可

（3）VBUS通过电阻分压接到USB20_OTG0_VBUSDET信号

（4）USB20_OTG0_DM/USB20_OTG0_DP信号串接2.2R匹配电阻

（5）Type-C座子需加ESD防护器件

USB_HUB

USB20_OTG1信号通过HUB芯片扩展为四组USB信号

电路设计要点：

（1）USB20_1TG0_DM/USB20_OTG1_DP信号串接2.2R匹配电阻

（2）GL850G芯片的RREF引脚必须接680R电阻到GND

（3）复位引脚、OVCUR引脚是否有接上拉电阻

HOST

电路设计要点：

（1）需注意过流保护。USB2.0输出一般为500mA，可通过ETA6027 DCDC芯片的OCB引脚控制输出电流的大小，具体下拉电阻（R46）为多大，需参考ETA6027芯片手册

（2）Type-A座子需加ESD防护器件

4G

将扩展的一组USB信号用于4G模块

电路设计要点：

（1）4G需要大电流以及稳定的电压，可单独用一个DCDC为其供电

（2）SIM卡座子需加ESD防护器件

MIPI_DSI

RK3506B 的 MIPI_DPHY_DSI_TX支持 MIPI V1.2 版本，总共 2Lane， 1.5Gbps/Lane。

电路设计要点：

（1）I2C信号注意是否有接上拉电阻

RGB

RK3506 支持一个 LCDC 接口输出， 支持并行 24bit RGB 模式、 16bit BT1120 模式、 8bit BT656 模式以及 MCU 模式。在实际产品设计中，LCDC 接口电源域需要根据外设的实际 IO 供电要求（1.8V or 3.3V）选择对应的电压供电，电平必须保持一致。

电路设计要点：

（1）LCD信号串接一个22R的匹配电阻

（2）I2C信号注意是否有接上拉电阻

Audio

RK3506 提供了丰富的音频接口能力与资源，总共有 5 组 SAI 接口、1 组 PDM 接口、1 个 SPDIF TX、1 个 SPDIF RX 接口，同时有 2 组 ASRC 处理单元。其中SAI 可用于音频 ADC、音频 DAC、音频 Codec、 DSP 等外设的通讯，也可为视频输入/输出接口提供集成的音频输入与输出支持。通过SAI1结合ES8388和VA2213 芯片，引出HP、SPK等功能。并且使用内置 ACODEC 的差分 ADC 实现模拟信号输入（MIC）。

电路设计要点：

（1）耳机插入检测设置。插入为高电平，拔出为低电平（可根据自身需求设置）。

（2）麦克需要偏置电压

（3） I2C注意是否有接上拉电阻

（4）当通过连接器实现板对板连接时，建议时钟/控制/信号都串接一定阻值的电阻(22ohm-100ohm 之间，具体以能满足 SI 测试为准) 。

（5）音频座子需加ESD防护器件

WIFI

RK3506 集成了 1 个 SDMMC 控制器， 支持 SDIO3.0 协议，以及 MMC V4.51 协议。SDMMC 数据最大支持 4bit，频率最高支持 150MHz。支持 System Boot， 外设可以接 eMMC、 SD 卡以及 SDIO WIFI。通过SDMMC信号连接BL-M8189FS6 模块，引出WIFI功能。

电路设计要点：

（1）SDMMC0_CLK串接22R电阻

（2）天线预留π型电路用于天线匹配调节

Ethernet

RK3506 芯片集成 2 个 EMAC 控制器，支持 10/100 Mbps 数据传输速率的 RMII 接口；支持全双工和半双工工作。

电路设计要点：

（1）YT8522C芯片RBIAS引脚需接个2.49K电阻到GND（具体请参考芯片手册）

（2）MDIO引脚接一个1.5~1.8K上拉电阻

（3）RMII0/1 可支持 1.8V 或 3.3V 电平 。YT8522C芯片的IO电平要与之匹配

（4）配置PYH地址与信号灯为复用引脚，配置两者的初始状态时需注意保持一致

（5）RJ座子的CT（中心抽头）信号需根据PYH的驱动方式所决定。若PYH芯片为电压驱动，则通过电容直接接GND;若PYH芯片为电流驱动，则接电源

（6）RJ座子需加ESD防护器件

Uart

RK3506B 芯片拥有 6 个 UART 控制器。其中 UART0 默认是 RK3506B 的 Debug UART。

Debug

通过 CH340T 芯片将 UART0 转成 Type-C 接口，作为系统调试串口使用。

电路设计要点：​

（1）为避免 RX 端在底板上电前带电，向 CPU 灌输电流，影响 CPU 正常启动。底板设计时，需加电平转换芯片进行隔离

（2）CH340T使用外部的5V供电，CH340T芯片的5号引脚（V3）需接一个电容到GND

（3）CH340T需要加12MHz的晶振，且晶振两端分别加两个匹配电容，电容的容值选择具体需看CH340T芯片数据手册

（4）设备做为从机，Type-C的CC引脚通过5.1K电阻下拉到GND

（5）Type-C座子需加ESD防护器件

Debug 参考电路：

RS232 & TTL & IO扩展

电路设计要点：

（1）I2C信号注意是否有接上拉电阻

（2）排针需加ESD防护器件

RS485

电路设计要点：

（1）SIT3485芯片不带隔离，需做隔离（Q4）

（2）RS485需加120R的终端匹配电阻

（3）RS485座子需加ESD防护器件

CAN

RK3506 芯片集成了 2 个 CAN 控制器。

电路设计要点：

（1）CAN需加120R的终端匹配电阻

（2）CAN座子需加ESD防护器件

电源

RK3506B核心板 采用分立电源,底板DCIN_12V 输入经过 DC/DC 转为 5V 供给核心板,再分别经过 DC/DC 和 LDO 输出系统需要的各路电压，核心板所有电源开机默认都是供电的。核心板起来后，通过GPIO开启底板的部分电源。J2为采用 12V 直流输入 DC-005 电源接口，可接外径 5.5mm、内径 2.1mm 的电源插头。电源输入具备反接保护、过流过压保护以及快速放电等功能。SW6 为电源拨动开关。

电路设计要点：

（1）注意加过流、过压、反向输入保护以及快速放电

（2）电源输入处需加TVS防护器件（D39）

PCB

PCB layout注意要点：

（1）确保电源线和地线在整个回路线宽足够，电源回流快。

（2）尽可能保证地平面的完整性，以及确保GND平面的连续性

（3）电容要尽可能靠近芯片引脚，使回流更快。一般容值小的在前，大的在后

（4）数字地和模拟地要区分开 （5）ESD保护器件要尽可能靠近接口

（6）非屏蔽型电感需割铜，割到地平面。且下方不走线

（7）一体成型电感下方可铺地

（8）时钟和高速信号的布线应至少距离板的边缘250mil，距离开关电源电感、MOS 管至少500mil

（9）时钟要和完整的地平面相邻，必要时做包地处理

（10）晶振附近或者下方不要布其他信号线，晶振最好包地

（11）复位信号远离时钟线以及开关电源开关电路

（12）阻抗建议

信号分组	阻抗	精度
无特殊要求的单端信号	50Ω 单端	±10%
USB 差分信号	90Ω 差分	±10%
差分信号（包括 Ethernet，DSI，LVDS）	100Ω 差分	±10%

（13）高速差分信号

• 避免走线阻抗不连续

• 高速信号线之间如果距离太近，很容易产生串扰，尽可能增加走线之间的间距

• DP和DM走线要做等间距、等宽、等长，高速差分信号线对两信号线必须保证严格的时滞，否则很有可能通讯失败。故为了满足这一要求，可以通过蛇形线来实现等长，进而满足时滞要求

• 当信号用于多个复用功能且需要做等长时，需建立信号的起始端到模块终端的Pin Pair，再用Pin Pair拉等长

• 在差分线对内禁止布置过孔或者元器件

• DP和DM走线不应穿过参考平面中的平面分裂或空隙

• DP和DM走线不应与其他信号交叉。如果它们交叉，则将数字电源平面或地平面置于两者之间

• 尽量减少DP和DM走线弯曲的次数。但如果需要90°拐弯时，可以用两个45°代替

• 为了防止噪声，尽量减少DP和DM走线的弯曲次数和过孔数量，并且这些信号线应布线在固态的GND参考平面上。DP和DM走线应该有相同数量的过孔。尽量避免过孔和层的变化。建议使用顶层或底层进行信号线布线

• DP和DM不能靠近其他信号。特别要注意时钟和数据总线的噪声

• DP和DM走线两侧最好由GND平面屏蔽

• 将GND回路过孔与差分对过孔相邻

• 返回路径应与地连续。就是返回路径通常通过地（GND）来实现。为了确保有效、稳定地回流，地线（GND）应该尽量保持连续，避免分裂或中断。

（14）USB 2.0

• 芯片与连接器之间的USB高速信号走线应尽可能短

• USB布线长度不宜过长，差分对内信号长度误差不超过0.12mm

• 与DP和DM并行的高速时钟和周期信号走线彼此之间的距离应至少为50mil （1.27 mm）

• 低速和非周期信号走线之间的距离应至少为20mil （0.51 mm）

• DP和DM（同对）走线之间的距离应至少为7.5 mils （0.2 mm）

• DP和DM（差分对）走线间距不小于20mil (0.51 mm)

（15）Ethernet

• MDIO总线上挂载多个PHY芯片时，使用串联方式，不要分叉布线

• RGMII接口分为发送信号，接收信号和控制信号，各组阻抗控制在50Ω±10%

• 发送信号和接收信号，布线长度不超过100mm，组内信号长度误差不超过2.54mm

• MDI接口采用差分布线，阻抗100Ω±10%

• MDI组内差分误差不超过0.12mm

• 芯片内部DCDC连接的功率电感要靠近芯片保证回路最短，并且保证地回路的完整

• 数据线上预留的串联电阻需要靠近源端放置

（16）CAN

• CAN使用差分布线，预留120Ω终端电阻

• 连接端口建议预留地信号

（17）485

• 485使用差分布线，预留120Ω终端电阻

• 485总线采用半双工模式传输，需要做收发控制

• 连接端口建议预留地信号

（18）AUDIO

• 音频信号为模拟信号，需要与数字信号进行隔离，必要时做包地处理，保证参考地的完整性

• 模拟信号走线时线宽要尽量粗一些

（19）WIFI

• WIFI天线信号要包地

• 走线宽度要粗一些。不能有90°或45°拐角，尽可能为直线，若需拐弯则用圆弧走线。

• 信号线尽可能远离WIFI模块

调试

调试过程中遇到问题时一般的排查思路：

（1）检查焊接，看是否虚焊、连焊、漏焊、错焊等问题。特别是有分极性的器件，看摆位是否正确

（2）检查实物与PCB封装的引脚号是否对应

（3）查看芯片手册，检查原理，信号线连接是否正确，IO电平是否匹配。

（4）确认物料选型是否满足电路要求

（5）测电源电压、时钟、使能端以及需要接上拉或下拉电阻的引脚电压是否正确

（6）注意上电时序要求的芯片。有时候电压正常，可时序不满足要求，也会导致芯片不能正常工作

（7）检查PCB布线、布局是否合理。电源线和过孔大小是否满足电流要求，晶振、差分等重要信号对layout有着严格要求，也要注意

（8）测量引脚信号是否正常，记录信号波形

（9）确认引脚是否被复用

（10）查看物料是否损坏

调试时最好有多个板子做对比实验。出现问题时不能盲目的测电路，而要有依据，根据电路原理图来测。检测时可以从输入端到输出端，也可从输出端到输入端，但最好不要跳级测，因为可能会打乱思路，也会导致漏测等问题，最后不好分析错误。要记录测到的波形然后结合芯片手册分析问题

调试时要注意的问题：

（1）防止静电。拿板子前，碰一下金属物体，进行放电

（2）上电前对板子上的各个电源进行短路检测，以及检查电源电压是否正确，正负极是否连接正确

（3）BOOT模式是否正确

按模块分小节，包括模块介绍、性能、指标、参数、原理。