硬件设计指导

核心板引脚原理图

底板原理图

电源管理

底板电源为直流 12V 电源，由 DC-005 插座插入，J1 是电源插座。然后经过 SW1（电源开关），12v 会由 MP8759、RT8070-ZQW 转成 5v、4v、3.3v，再由SY8089AAC 将 3.3v 转换为 1.8v。

3588 开发板的电源供电部分原理如下图所示：

纽扣电池电路

3588 开发板的纽扣电池用来给 RTC 模块供电，保证在系统电源断电的情况下给RTC 模块提供持续的电源，HYM8563TS 是实时时钟芯片，时钟芯片通过 I2C 和核心板通信。

原理图如下所示：

风扇电路

SATA 电源电路

USB2.0 HOST 电路

开发板引出一路 usb2.0 ，电路图如下图所示：

USB3.0HOST 电路

开发板引出一路 usb3.0，电路图如下图所示：

Type-C 电路

USB2.0 HUB 电路

TF 卡电路

开发板上提供了一个自弹式 TF 卡座，电路图如下图所示：

Camera_MIPI 电路

摄像头接口电路如下图所示：

HDMI RX 电路

开发板 HDMI 接口，支持 HDMI2.0 协议。电路图如下图所示：

HDMI TX 电路

MIPI 显示屏接口电路

RK3588 处理器的 MIPI_DSI 最高分辨率可达 4K@60Hz，最大支持 4 路数据通道。开发板通过 30Pin，间距为 0.5mm 的 FPC 引出。

电路图如下图所示：

LCD-eDP 电路

RK3588 处理器开发板 EDP 接口最高分辨率可达 4K@60Hz。开发板通过 30Pin，间距为 0.5mm 的 FPC 引出(J12)。

电路图如下图所示：

WiFi 蓝牙电路

开发板板载 Wifi＆Bluetooth 一体模块，其型号为 RTL8723。

音频电路

音频电路的 L/ROUT1 为耳机孔的左右声道接口，HP_DET_L 为耳机检测接口，MIC2P/N 为 mic 输入接口，SPK_P 和 SPK_N 为喇叭接口。

电路图如下图所示：

千兆网电路

底板提供两路千兆以太网接口，使用 RGMII 接口形式与 PHY 芯片 RTL8211F 相连。由 RJ45 插座引出，插座型号为 HR911130C，内置隔离变压器。

以太网 0 原理图如下所示：

Phy 芯片

网线接口

以太网 1 原理图如下所示：

Phy 芯片

网线接口

SATA3.0 电路

5G 电路

PCIE 3.0 电路

开发板板载一个 M.2 接口，在开发板的背面，可以连接固态，原理图如下图所示：

Sensor 电路

按键电路

按钮 PCB 如下图所示:

调试串口电路

开发板预留一路 ttl 电平作为调试串口（J22），可以连接串口控制台，如下图所示：

485 电路

3588 开发板板载了一路 RS485 接口，原理图如下图所示：

原理图设计建议

电源设计

底板电源为直流 12V 电源，需要通过 DC-DC BUCK 生成 5V、4V、3.3V、1.8V 电源供给核心板和底板使用。
开发板上 5V 电源由 MP8759 芯片生成，如需更换其他型号，要求选择供电能力不小于 3A 的 BUCK，输出电压精度要求在±1.5%，输出纹波电压在 30mV 以内。
4V 电源由 MP8759 芯片生成，如需更换其他型号，要求选择供电能力不小于 8A 的 BUCK，输出电压精度要求在±1.5%，输出纹波电压在 30mV 以内。
3.3V 电源由 RT8070-ZQW 芯片生成，如需更换其他型号，要求选择供电能力不小于 8A 的 BUCK，输出电压精度要求在±1.5%，输出纹波电压在 30mV 以内。
1.8V 电源由 SY8089AAC 芯片生成，如需更换其他型号，要求选择供电能力不小于 1.8A 的BUCK，输出电压精度要求在±1.5%，输出纹波电压在 30mV 以内。

开发板的电源供电部分原理如下图所示：

功能接口电路设计指南

RTC 电路

开发板的纽扣电池用来给 RTC 模块供电，保证在系统电源断电的情况下给 RTC 模块提供持续的电源，HYM8563 是实时时钟芯片，时钟芯片通过 I2C 和核心板通信，原理图如下所示：

I2C 信号 SCL、SDA 需要外接上拉电阻，根据总线负载不同，选择不同阻值的电阻，推荐接 2.2Kohm 上拉电阻。I2C 总线上各设备地址不要冲突，上拉电源必须和电源保持一致。

USB2.0/3.0 电路

开发板引出 1 个 Type-C ，1 个 USB3.0 HOST，3 个 USB2.0 HOST。
仅 TYPEC0_USB2.0_OTG0_DP/TYPEC0_USB2.0_OTG_DM 支持 Download Firmware，如果产品不用这个接口，在调试与生产过程中必须要预留此接口，不然会无法调试及生产烧写固件。注意：TYPEC0_USB20_VBUSDET 也必须连接！
TYPEC0_USB20_OTG_ID 在芯片内部有大概 200Kohm 电阻上拉到 1.8V。
TYPEC0_USB20_VBUSDET 是 OTG 和 Device 模式检测脚，高有效，2.7-3.3V，TYP：3.0V。
OTG 模式可以设置以下三种模式：
OTG 模式：根据 ID 脚状态自动切换是 Device 模式或 HOST 模式，ID 高为 Device，ID 拉低为 HOST，处在 Device 模式时，还会判断 VBUSDET 脚是否为高，如果为高，才会拉高 DP，开始枚举；
Device 模式：设置为这个模式时，无需 ID 脚，只需判断 VBUSDET 脚是否为高，如果为高，才会拉高 DP，开始枚举；
HOST 模式：设置为这个模式时，ID 和 VBUSDET 状态都无需要关心。（如果产品只需要 HOST模式，但是由于仅 TYPEC0_USB20_OTG_DP/ TYPEC0_USB20_OTG_DM 是系统固件烧写口，在调试与生产过程都需要用这个口，烧写和 adb 调试时，需要设置成 Device 模式，因此TYPEC0_USB20_VBUSDET 信号也必须接）；
在 uboot 起来前默认为 Device 模式，进 uboot 后，可根据实际需求配置这三种模式。

为加强抗静电和浪涌能力，信号上必须预留 ESD 器件，USB2.0 信号的 ESD 寄生电容不得超过 3pF，另外 USB2.0 信号的 DP/DM 串接 2.2ohm 电阻，加强抗静电浪涌能力，不得删减。为抑制电磁辐射，可以考虑在信号线上预留共模电感（Common mode choke），在调试过程中根据实际情况选择使用电阻或者共模电感。见下图，以USB20_HOST0_DP/DM 为例，其它 USB2.0接口也需要同样处理。

当使用 HOST 功能时，5V 电源建议增加限流开关，限流大小根据应用需要可调整，限流开关使用 GPIO 控制，建议 5V 电源增加 100uF 以上和 100nF 电容。

TYPEC 协议要求在 SSTXP/N 线上增加 100nF 交流耦合电容，AC 耦合电容建议使用 0201 封装，更低的 ESR 和 ESL，也可减少线路上的阻抗变化。TYPEC 座子所有信号都必须增加 ESD 器件，布局时靠近 USB 连接器放置。对于 SSTXP/N、SSRXP/N 信号，ESD 寄生电容不得超过 0.3pF。

USB2.0/USB3.0 接口匹配设计推荐如下表所示。

信号	连接方式	说明
TYPEC0_USB20_OTG_DP/DM	串接 2.2ohm 电阻	USB HS/FS/LS 模式的数据输入/输出
TYPEC_SSTXP/SSTXN	串接 100nF 电容	USB SS 模式的数据输出
TYPEC_SSRXP/SSRXN	串接 0ohm 电阻	USB SS 模式的数据输入
TYPEC_USB20_OTG_ID	串接 100ohm 电阻	USB OTG ID 识别，Micro-USB 接口时需要使用
TYPEC_USB20_OTG_ID	串接 100ohm 电阻	外部要加强上电，电源需要接到和USB20_AVDD_1V8 同一个电源上
TYPEC_USB20_VBUSDET	电阻分压检测	USB OTG 插入检测
USB30_2_SSTXP/SSTXN	串接 100nF 电容	USB SS 模式的数据输出
USB30_2_SSRXP/SSRXN	串接 0ohm 电阻	USB SS 模式的数据输入
HOST0_DP/DM	串联 2.2ohm 电阻	USB HS/FS/LS 模式的数据输入/输出
HOST1_DP/DM	串联 2.2ohm 电阻	USB HS/FS/LS 模式的数据输入/输出

5G 电路

开发板板载了一路 M.2 B-Key 接口 5G 模块，HOST_D3P/M 信号供给 4G 模块使用，USB30_2_SSRX/SSTX 信号供给 5G 模块使用。

MIPI_D/CPHY_RX 电路

RK3588 有两个 MIPI D-PHY/C-PHY CSI RX Combo PHY，D-PHY 支持 MIPI V2.0 版本，D-PHY模式有 0/1/2/3 Lane，最大数据传输速率为 4.5Gbps；C-PHY 支持 V1.1 版本，C-PHY 模式有 0/1/2 Trio，每个 Trio A/B/C 3 根线，最大数据传输速率为 5.7Gbps/Trio（2.5Gsps）。

MIPI D/C-PHY0 工作在 D-PHY 时模式支持情况：

支持 x4Lane 模式，MIPI_DPHY0_RX_D[3：0]数据参考 MIPI_DPHY0_RX_CLK；

不支持拆分成 x2Lane+x2Lane 模式。

MIPI D/C-PHY1 工作在 D-PHY 时模式支持情况：

支持 x4Lane 模式，MIPI_DPHY1_RX_D[3：0]数据参考 MIPI_DPHY1_RX_CLK；

不支持拆分成 x2Lane+x2Lane 模式。

Camera 的 DVDD 供电有 1.2V/1.5V/1.8V 等不同情况，请根据 Camera 的规格书提供准确的电源，有些 Camera 的 DVDD 电流比较大，超过 100mA 建议使用 DCDC 供电。若 Camera 带 AF 功能，则 VCC2V8_AF 需要单独供电，开发板通过 LDO 电源芯片由 3.3V 生成。

Camera 的 PWDN 信号必须使用 GPIO 控制，GPIO 电平必须和 Camera IO 电平匹配；Camera的 Reset 信号建议使用 GPIO 控制，GPIO 电平必须和 Camera IO 电平匹配。

MIPI D-PHY/C-PHY Combo PHY0/1 RX 匹配设计推荐如下表所示：

信号	连接方式	说明
MIPI_DPHY0_RX_D0P/D0N	直连	MIPI_DPHY0_RX 数据 Lane0 输入
MIPI_DPHY0_RX_D1P/D1N	直连	MIPI_DPHY0_RX 数据 Lane1 输入
MIPI_DPHY0_RX_D2P/D2N	直连	MIPI_DPHY0_RX 数据 Lane2 输入
MIPI_DPHY0_RX_D3P/D3N	直连	MIPI_DPHY0_RX 数据 Lane3 输入
MIPI_DPHY0_RX_CLKP/CLKN	直连	MIPI_DPHY0_RX 时钟输入
MIPI_CPHY0_RX_TRIO0_A/B/C	直连	MIPI_CPHY0_RX_TRIO0 输入
MIPI_CPHY0_RX_TRIO1_A/B/C	直连	MIPI_CPHY0_RX_TRIO1 输入
MIPI_CPHY0_RX_TRIO2_A/B/C	直连	MIPI_CPHY0_RX_TRIO2 输入
MIPI_DPHY1_RX_D0P/D0N	直连	MIPI_DPHY1_RX 数据 Lane0 输入
MIPI_DPHY1_RX_D1P/D1N	直连	MIPI_DPHY1_RX 数据 Lane1 输入
MIPI_DPHY1_RX_D2P/D2N	直连	MIPI_DPHY1_RX 数据 Lane2 输入
MIPI_DPHY1_RX_D3P/D3N	直连	MIPI_DPHY1_RX 数据 Lane3 输入
MIPI_DPHY1_RX_CLKP/CLKN	直连	MIPI_DPHY1_RX 时钟输入
MIPI_CPHY1_RX_TRIO0_A/B/C	直连	MIPI_CPHY1_RX_TRIO0 输入
MIPI_CPHY1_RX_TRIO1_A/B/C	直连	MIPI_CPHY1_RX_TRIO1 输入
MIPI_CPHY1_RX_TRIO2_A/B/C	直连	MIPI_CPHY1_RX_TRIO2 输入

MIPI DPHY CSI RX 电路

RK3588 有两个 MIPI DPHY CSI RX，都支持 MIPI V1.2 版本，每个通道最大数据传输速率为 2.5Gbps。

MIPI DPHY CSI0 RX 接口模式支持情况：

支持 x4Lane 模式，MIPI_CSI0_D[3：0]数据参考 MIPI_CSI0_CLK0；

支持x2Lane+x2Lane 模式：MIPI0_CSI_D[1 ： 0] 数据参考MIPI_CSI0_CLK0 ；MIPI_CSI0_D[3：2]数据参考 MIPI_CSI1_CLK1。

MIPI CSI1 RX 接口模式支持情况：

支持 x4Lane 模式，MIPI_CSI1_D[3：0]数据参考 MIPI_CSI1_CLK0；

支持 x2Lane+x2Lane 模式：MIPI1_CSI_D[1：0]数据参考MIPI_CSI1_CLK0；MIPI_CSI1_D[3：2]数据参考 MIPI_CSI1_CLK1。

Camera 的 DVDD 供电有 1.2V/1.5V/1.8V 等不同情况，请根据 Camera 的规格书提供准确的电源，有些 Camera 的 DVDD 电流比较大，超过 100mA 建议使用 DCDC 供电。若 Camera 带 AF 功能，则 VCC2V8_AF 需要单独供电，开发板通过 LDO 电源芯片由 3.3V 生成。

Camera 的 PWDN 信号必须使用 GPIO 控制，GPIO 电平必须和 Camera IO 电平匹配；Camera的 Reset 信号建议使用 GPIO 控制，GPIO 电平必须和 Camera IO 电平匹配。

MIPI DPHY CSI0/1 RX 接口匹配设计推荐如下表所示：

信号	连接方式	说明
MIPI_CSI0_D0P/D0N	直连	MIPI CSI0 数据 Lane0 输入
MIPI_CSI0_D1P/D1N	直连	MIPI CSI0 数据 Lane1 输入
MIPI_CSI0_D2P/D2N	直连	MIPI CSI0 数据 Lane2 输入
MIPI_CSI0_D3P/D3N	直连	MIPI CSI0 数据 Lane3 输入
MIPI_CSI0_CLK0P/CLK0N	直连	MIPI CSI0 时钟 0 输入
MIPI_CSI0_CLK1P/CLK1N	直连	MIPI CSI0 时钟 1 输入
MIPI_CSI1_D0P/D0N	直连	MIPI CSI1 数据 Lane0 输入
MIPI_CSI1_D1P/D1N	直连	MIPI CSI1 数据 Lane1 输入
MIPI_CSI1_D2P/D2N	直连	MIPI CSI1 数据 Lane2 输入
MIPI_CSI1_D3P/D3N	直连	MIPI CSI1 数据 Lane3 输入
MIPI_CSI1_CLK0P/CLK0N	直连	MIPI CSI1 时钟 0 输入
MIPI_CSI1_CLK1P/CLK1N	直连	MIPI CSI1 时钟 1 输入

HDMI 2.0 RX 电路

RK3588 芯片支持 HDMI2.0 RX，向下兼容 HDMI1.4b；支持 RGB/YUV444/YUV422/YUV420 格式；最大可支持 4K@60Hz 输入。

HDMI RX TMDS 信号如下图，要求靠近 HDMI RX 座子预留 2.2ohm 电阻，不得删除，加强抗静电浪涌能力。

HDMI_RX_CEC 是 HDMI 控制器 CEC 功能复用到普通 GPIO 上功能，电平随所在电源域电压，电源域供电电压有更改，外围电路的上拉电阻电源也必须同步调整。
HDMI_RX_CEC 分别复用 3 个位置，一个在 VCCIO6 电源域的 IO 上面，一个在 VCCIO5 电源域的 IO 上面，一个在 VCCIO4 电源域的 IO 上面。开发板中使用的是 VCCIO5 电源域上的GPIO3_D1_d。
CEC 协议规定是 3.3V 电平，如果选择的 IO 属于 3.3V IO，那么由于协议要求，往 CEC 管脚通过 56K 电阻加 3.3V 电压，漏电不允许超过 1.8uA，MOS 管也不能省掉。

RK3588 IO Domain 在未上电时，如果 IO 上有电压，IO 会存在漏电，比如 RK3588 已经断电了，然后 HDMI 线还连接着 Sink 端（电视或显示器），此时 Sink 端的 CEC 有电，会通过 HDMI线漏电到 RK3588 IO 上，造成 CEC 漏电超过 1.8uA，因此外部需要增加一个隔离电路，R102阻值不得随意修改，需要使用 56Kohm，Q9 默认选择 2SK3018，如果要换其它型号，结电容必须相当，如果用结电容过大，不仅会影响工作，认证也会过不了。

HDMI_RX DDC_SCL/DDC_SDA 是 HDMI RX 控制器的 I2C/DDC 总线，功能复用到 PMUIO2，VCCIO5，VCCIO4 电源域的 IO 上面，电平随所在电源域电压，电源域供电电压有更改，外围电路的上拉电阻电源也必须同步调整。
DDC_SCL/DDC_SDA 协议规定是 5V 电平，RK3588 IO 不支持 5V 电平，必须增加电平转换电路，不得删减，默认使用 MOS 管电平转换，MOS 型号默认选择 2SK3018，如果要换其它型号，结电容必须相当，如果用结电容过大，不仅影响工作，认证也会过不了。
上拉电阻建议参考照默认值，不可随意修改。

HDMI 座子的 Pin18 管脚建议放置 0.1uF 去耦电容，布局时，靠近 HDMI 座子管脚放置。为加强抗静电能力，信号上必须预留 ESD 器件，HDMI2.0 信号的 ESD 寄生电容不得超过 0.4pF，其它信号的 ESD 寄生电容建议使用不超过 1pF。

HDMI RX 接口匹配设计推荐如下表所示：

信号	连接方式	说明
HDMI_RX_D0P/D0N	串联 2.2ohm 电阻	TMDS 数据 Lane0 输入
HDMI_RX_D1P/D1N	串联 2.2ohm 电阻	TMDS 数据 Lane1 输入
HDMI_RX_D2P/D2N	串联 2.2ohm 电阻	TMDS 数据 Lane2 输入
HDMI_RX_D3P/D3N	串联 2.2ohm 电阻	TMDS 时钟输入
HDMI_RX_REXT	对地 200 ohm 精度为 1%的电阻	HDMI_RX PHY 的外置参考电阻
HDMI_RX_HPD	MOS 控制电路	HDMI HPD 输出
HDMI_RX_CEC	MOS 隔离转换	HDMI CEC 信号
HDMI_RX_SCL	MOS 电平转换	HDMI DDC 时钟
HDMI_RX_SDA	MOS 电平转换	HDMI DDC 数据输入输出

HDMI 2.0 TX 电路

RK3588内置两个 HDMI TX Combo PHY，最大分辨率支持8K@60Hz，支持RGB/YUV444/YUV420(Up to 10bit)格式；
HDMI2.1 TX 模式：
RK3588 支持 HDMI2.1 并向下 HDMI2.0，HDMI1.4 兼容，由于 HDMI2.1 工作在 FRL 模式，切换到 HDMI2.0 及以下模式时，工作在 TMDS 模式，因采用 AC 耦合电压模式驱动器。
如下图所示，AC 耦合电容容值采用 220nF，不得随意更改，交流耦合电容建议使用 0201封装，更低的 ESR 和 ESL，也可减少线路上的阻抗变化。
以 HDMI TX0 举例，HDMI TX1 和 HDMI TX0 一致。
工作在 HDMI2.1 模式，HDMI0_TX_ON_H 配置为低电平， Q16，Q17，Q18，Q19 不导通。
工作在 HDMI2.0 及以下模式时，HDMI0_TX_ON_H 配置为高电平，Q16，Q17，Q18，Q19 导通，对地 499ohm 电阻与 Sink 端上拉 50ohm 电阻形成一个直流偏置，大约 3V。

注：1：如果只需要支持 HDMI2.0 及以下模式时， Q16，Q17，Q18，Q19 也不能省掉，需要保证机器在未开机时，管子不能导通，因为 HDMI CTS Test ID 7-3 TMDS Voff 测试项目要求在 DUT 未上电，Voff 电压必须在 AVcc+-10mV 以内，否则这个测试项无法通过。
2：控制 MOS 管 Coss 不能过大，否则会影响信号质量，建议按参考图型号或相应的 Coss值。
支持 ARC/eARC 通过 HDMI0_TX_SBDP/HDMI0_TX_SBDN 信号到 RK3588 内部解析出音频数据。

HDMI_TX0_HPD 是 HDMI TX 控制器复用到普通 GPIO 上功能，电平随所在电源域电压，电源域供电电压有更改，外围电路的上拉电阻电源也必须同步调整。
HDMI_TX0/1_HPD 分别复用在两个不同的电源域，一个在 VCCIO4 电源域的 IO 上面，一个在 VCCIO5 电源域的 IO 上面。开发板中使用的是 VCCIO4 电源域上的 GPIO1_A5/6_d。
HDMI_TX0_CEC 是 HDMI 控制器 CEC 功能复用到普通 GPIO 上功能，电平随所在电源域电压，电源域供电电压有更改，外围电路的上拉电阻电源也必须同步调整。
HDMI_TX0_CEC 分别复用两个位置，一个在 VCCIO6 电源域的 IO 上面，一个在 PMUIO2 电源域的 IO 上面。开发板中使用的是 VCCIO6 电源域上的 GPIO4_C1_d
HDMI_TX1_CEC 分别复用三个位置，一个在 VCCIO3 电源域的 IO 上面，一个在 PMUIO2 电源域的 IO 上面，一个在 VCCIO5 电源域的 IO 上面。开发板中使用的是 VCCIO5 电源域上的GPIO3_C4_u。
CEC 协议规定是 3.3V 电平，但是协议要求，往 CEC 管脚通过 27K 电阻加 3.3V 电压，漏电不允许超过 1.8uA。

RK3588 IO Domain 在未上电时，如果 IO 上有电压，IO 会存在漏电，比如 RK3588 已经断电了，然后 HDMI 线还连接着 Sink 端（电视或显示器），此时 Sink 端的 CEC 有电，会通过 HDMI线漏电到 RK3588 IO 上，造成 CEC 漏电超过 1.8uA，因此外部需要增加一个隔离电路，R124阻值不得随意修改，需要使用 27Kohm，Q15 默认选择 2SK3018，如果要换其它型号，结电容必须相当，如果用结电容过大，不仅会影响工作，认证也会过不了。

HDMI_TX DDC_SCL/DDC_SDA 是 HDMI TX0/1 控制器的 I2C/DDC 总线，功能复用到 VCCIO3，VCCIO5，VCCIO4 电源域的 IO 上面，电平随所在电源域电压，电源域供电电压有更改，外围电路的上拉电阻电源也必须同步调整。
DDC_SCL/DDC_SDA 协议规定是 5V 电平，RK3588 IO 不支持 5V 电平，必须增加电平转换电路，不得删减，默认使用 MOS 管电平转换，MOS 型号默认选择 2SK3018，如果要换其它型号，结电容必须相当，如果用结电容过大，不仅影响工作，认证也会过不了。
上拉电阻建议参考照默认值，不可随意修改。
D15 二极管不得删减，用来防止 Sink 端漏电到 VCC_5V0。
SDA 信号电平转换的 MOS 栅极和电源之间串联 1K 电阻，MOS 栅极和源极之间并一个100pF 改善时序，不得删除。

HDMI 座子的 Pin18 电压需保证在 4.8-5.3V 之间，管脚需放置 1uF 去耦电容，不得删减，布局时，靠近 HDMI 座子管脚放置。

为加强抗静电能力，信号上必须预留 ESD 器件，HDMI2.1 信号的 ESD 寄生电容不得超过0.2pF，其它信号的 ESD 寄生电容建议使用不超过 1pF。

HDMI TX 接口匹配设计推荐如下表所示：

信号	连接方式	说明
HDMI_TX0_D0P/D0N	串联 220nF 电容（0201 封装），对地 499ohm 电阻	RFL 模式 Lane0/TMDS 数据 Lane0输出
HDMI_TX0_D1P/D1N	串联 220nF 电容（0201 封装），对地 499ohm 电阻	RFL 模式 Lane1/TMDS 数据 Lane1输出
HDMI_TX0_D2P/D2N	串联 220nF 电容（0201 封装），对地 499ohm 电阻	RFL 模式 Lane2/TMDS 数据 Lane2输出
HDMI_TX0_D3P/D3N	串联 220nF 电容（0201 封装），对地 499ohm 电阻	RFL 模式 Lane3/TMDS 时钟输出
HDMI_TX0_SBDP/SBDN	串联 1uF 电容（0201 封装）	ARC/eARC 通道
HDMI/EDP_TX0_REXT	对地 8200 ohm 精度为 1%的电阻	HDMI/EDP_TX0 PHY 的外置参考电阻
HDMI_TX0_HPD	三极管转换	HDMI 插入检测
HDMI_TX0_CEC	MOS 隔离转换	HDMI CEC 信号
HDMI_TX0_SCL	MOS 电平转换	HDMI DDC 时钟
HDMI_TX0_SDA	MOS 电平转换	HDMI DDC 数据输入输出
HDMI_TX1_D0P/D0N	串联 220nF 电容（0201 封装），对地 499ohm 电阻	RFL 模式 Lane0/TMDS 数据 Lane0输出
HDMI_TX1_D1P/D1N	串联 220nF 电容（0201 封装），对地 499ohm 电阻	RFL 模式 Lane1/TMDS 数据 Lane1输出
HDMI_TX1_D2P/D2N	串联 220nF 电容（0201 封装），对地 499ohm 电阻	RFL 模式 Lane2/TMDS 数据 Lane2输出
HDMI_TX1_D3P/D3N	串联 220nF 电容（0201 封装），对地 499ohm 电阻	RFL 模式 Lane3/TMDS 时钟输出
HDMI_TX1_SBDP/SBDN	串联 1uF 电容（0201 封装）	ARC/eARC 通道
HDMI/EDP_TX1_REXT	对地 8200 ohm 精度为 1%的电阻	HDMI/EDP_TX0 PHY 的外置参考电阻
HDMI_TX1_HPD	三极管转换	HDMI 插入检测
HDMI_TX1_CEC	MOS 隔离转换	HDMI CEC 信号
HDMI_TX1_SCL	MOS 电平转换	HDMI DDC 时钟
HDMI_TX1_SDA	MOS 电平转换	HDMI DDC 数据输入输出

MIPI 显示屏接口电路

RK3588 处理器的 MIPI_DSI 最高分辨率可达 4K@60fps，最大支持 4 路数据通道。开发板通过 30Pin，间距为 0.5mm 的 FPC 引出(J10、J11)。电路图如下图所示：

MIPI 座子的 Pin28-30 电压需保证在 4.8-5.3V 之间，管脚需放置 1uF 和 0.1uF 去耦电容，不得删减，布局时，靠近 MIPI 座子管脚放置。为了抑制电磁辐射，MIPI 的数据、时钟信号可以预留共模电感。

LCM-eDP 电路

RK3588 处理器开发板 EDP 接口最大分辨率支持 4K@60Hz，支持 RGB/YUV422(Up to 10bit)格式。开发板通过 30Pin，间距为 0.5mm 的 FPC 引出(J12)。电路图如下图所示：

eDP_TX_AUXP/AUXN 需要靠近接口端串接的 100nF 交流耦合电容，AUXP 需要预留对地 100K电阻，AUXN 预留 100K 电阻上拉到 3.3V。

WiFi 蓝牙电路

开发板板载 Wifi＆Bluetooth 一体模块，其型号为 RTL8723，WIFI、蓝牙共用一组 USB2.0信号。USB2.0 信号的 DP/DM 串接共模电感，抑制电磁辐射。

SD 卡电路

开发板上提供了一个自弹式 TF 卡座，使用 RK3588 SDMMC0 接口，支持 System Boot，电路图如下图所示：

当接 SD 卡使用时，需要注意以下问题：

SD 卡的 VDD 脚供电电压为 3.3V，去耦电容不得删减，布局时，要靠近卡座放置；
SDMMC0_D[3:0]，SDMMC0_CMD，SDMMC0_CLK，SDMMC0_DET 信号在 SD 卡位置可以放置 ESD器件，如果需要支持 SD3.0 模式，ESD 器件的结电容必须小于 1pF，如只需支持 SD2.0 模式，ESD 器件的结电容可放宽到 9pF。

千兆网电路

底板提供两路千兆以太网接口，使用 RGMII 接口形式与 PHY 芯片 RTL8211F 相连,IO 供电均为 1.8V。由 RJ45 插座引出，插座型号为 HR911130C，内置隔离变压器。RTL8211F 芯片支持10/100/1000Mbps 网络自动协商，并且在自动协商期间实现自动 MDI/MDIX 交叉。

以太网原理图设计需要注意以下几点：

Ethernet PHY 的 Reset 信号需要用 GPIO 来控制，GPIO 电平必须和 PHY IO 电平匹配，靠近 PHY 管脚必须增加 100nF 电容，加强抗静电能力，需要注意的是，RTL8211F/FI 的复位管脚只支持 3.3V 电平。
RTL8211F/FI 的 INTB/PMEB 为开漏输出，外部必须增加上拉电阻。
PHY 使用外置晶体时，晶体电容请根据实际使用的晶体的负载电容值选择，控制频偏在+/-20ppm 以内。
RTL8211F/FI 的 RSET 管脚外接电阻为 2.49Kohm，精度为 1%，不得随意修改。
MDIO 必须外部加上拉电阻，推荐 1.5-1.8Kohm，上拉电源必须和电源保持一致。
务必确认 RJ45 封装和原理图是否一致，RJ45 有分 Tab down 和 Tab up，信号顺序刚好相反，如果使用 RTL8211F/FI 建议采用 Tab down，MDI 顺序是顺的。
PHY 的初始化硬件配置必须和实际需求匹配。

见下图，以 GMAC0 原理图为例，GMAC1 原理图也需要同样处理。

音频电路

音频电路使用 ES8388 实现耳机输出、双声道喇叭输出以及一路差分音频输入功能。ES8388是一种高性能、低功耗、低成本的音频编解码器。它有两路 ADC，2 通道 DAC，话筒放大器、耳机放大器、数字音效、模拟混合和增益功能。

L/ROUT1 为耳机孔的左右声道接口，HP_DET_L 为耳机检测接口。

另外 ROUT1，LOUT1 可以增加 ESD 器件，加强抗静电能力。

MIC2P/N 为 mic 输入接口，MIC 的 0.1uF 隔直电容不得删减。

ROUT2 和 LOUT2 为喇叭接口。若需要大功率或更好的输出音质，则建议外扩模拟功放或数字功放。

SATA3.0 电路

SATA 接口的 TXP/N，RXP/N 差分信号上串接的 10nF 交流耦合电容，AC 耦合电容建议使用0201 封装，有更低的 ESR 和 ESL，也可减少线路上的阻抗变化。

开发板上板载了一个 SATA 电源座子，设计时电流需要根据 SATA 的实际数量进行估算，大功率建议使用 2 个以上供电。

PCIE3.0 电路

开发板板载一路 M.2 M-Key 接口，在开发板的背面，可以连接固态硬盘，所需电源使用SY8113B/SM8103ADC 芯片单独供电。

PCIe3.0 接口的 TX0P/N，TX1P/N 差分信号上串接的 220nF 交流耦合电容，AC 耦合电容建议使用 0201，有更低的 ESR 和 ESL，也可减少线路上的阻抗变化。

PCIE30_CLKREQn、PCIE30_WAKEn 必须使用功能脚，不能用 GPIO 替代，特别说明：选择时，必须都是选择_M0 或_M1 或_M2，不能一个_M0 一个_M1；
PCIE30_PERSTn可以选择功能脚也可以使用 GPIO 替代 ，选择功能脚时 ，必须和 PCIE30_CLKREQn、PCIE30_WAKEn 同一组_Mx；
PCIE30_REFCLKP/N 仅支持输入，需要提供满足 PCIe3.0 以上的时钟要求、HCSL 电平的时钟输入。开发板设计使用的是 PI6C557-03BLE 芯片，共输出两路时钟，一路给 RK3588 芯片，一路提供给 M.2 连接器。

按键电路

开发板板载了 PWRON(开机)、RESET(复位)、VOL+(音量+)、VOL-(音量-)、BACK(返回)和HOME(主页)按键。其中，PWRON 和 RESET 按键与核心板电源管理芯片 RK806-1 相连，其余按键使用的是 RK3588 的 SARADC_VIN1 信号。
RK806-1 芯片的 RK809_PWRON、RESETn 信号作为输入采样口，通过检测两个信号上的电平状态，来判断 PWRON 按键、RESET 按键是否按下。
用于按键采集时，靠近按键需做 ESD 防护，检测信号线上串接 100ohm 电阻加强抗静电浪涌能力。

RK3588 芯片的 SARADC_VIN1 默认做为键值输入采样口，并复用为 Recovery 模式按键（不可修改）。SARADC_VIN1 信号在核心板上已经通过 10Kohm 电阻上拉到 1.8V，在没有按键动作且系统已经烧录固件的前提下，上电直接进入系统；若系统启动时 Recovery 模式按键处于按下状态，即将 SARADC_VIN1 保持为低电平（0V），则 RK3588 进入 Loader 烧写模式，当 PC 识别到 USB 设备时，松开按键使 SARADC_VIN1 恢复为高电平（1.8V），即可进行固件烧写。因此，在产品没有按键情况下，SARADC_VIN1 悬空时，会不定态，可能会影响开机，所以核心板上SARADC_VIN1 的 10Kohm 上拉电阻必须保留，不可删减，保证默认的正常启动判断，另外为了方便开发，建议预留按键或预留测试点。

RK3588 上，SARADC 采样范围为 0-1.8V，采样精度为 10bits。按键阵列采用并联型，可以通过增减按键并调整分压电阻比例来调整输入键值，实现多键输入以满足客户产品需求。设计中建议任意两个按键键值必须大于+/-35，即中心电压差必须大于 123mV。

按钮 PCB 如下图所示：

调试串口电路

开发板预留一路 ttl 电平作为调试串口（J22），可以连接串口控制台，如下图所示：

RK3588 UART Debug 默认选择 UART2_RX_M0/UART2_TX_M0，防止开发过程损坏芯片管脚，预留2.54mm 插针。

485 电路

开发板板载了一路 RS485 接口，原理图如下图所示：

开发板上使用的 RS485 芯片为 3.3V，UART IO 电平也为 3.3V，如需更换的 RS485 芯片是5V 供电，UART 这边需要电平转换，否则会存在漏电，不得直接更换为 5V 供电的 RS485 芯片。

CAN 电路

开发板板载了一路 can 接口，使用 CAN 接口时，需要注意确认外置设备的兼容性问题。原理图如下图所示：

FAN 电路

开发板板载了一路 FAN 接口，工作电压为 DC12V，可以用 PWM_FAN 信号进行风扇调速。如下图所示：

PCB 设计建议

PCB 叠层设计

为了减少在高速信号传输过程中的反射现象，必须在信号源、接收端以及传输线上保持阻抗的匹配。单端信号线的具体阻抗取决于它的线宽尺寸以及与参考平面之间的相对位置，特定阻抗要求的差分对间的线宽/线距则取决于选择的 PCB 叠层结构。由于最小线宽和最小线距是取决于 PCB 类型以及成本要求，受此限制，选择的 PCB 叠层结构必须能实现板上的所有阻抗需求，包括内层和外层、单端和差分线等。

层的定义设计原则：

主芯片相临层为地平面，提供器件面布线参考平面；
所有信号层尽可能与地平面相邻；
尽量避免两信号层直接相邻；
主电源尽可能与其对应地相邻；
原则上应该采用对称结构设计。对称的含义包括：介质层厚度及种类、铜箔厚度、图形分布类型（大铜箔层、线路层）的对称。

PCB 的层定义推荐方案：具体的 PCB 层设置时，要对以上原则进行灵活掌握，根据实际的需求，确定层的排布，切忌生搬硬套。在层设置时，若有相邻布线层，可通过增大相邻布线层的间距，来降低层间串扰。对于跨分割的情况，确保关键信号必须有相对完整的参考地平面或提供必要的桥接措施。

接口 PCB 设计建议

电源电路 PCB 设计

输入电容 Cin、输出电容 Cout 放置于 Vin pin、Vout pin 与 DC/DC 的 GND 之间，尽量减小 Vin、Vout 与 DC/DC 的 GND 之间的环路面积，这样可以减小电源纹波幅度，大大提高芯片的可靠性。

输入电容 Cin、输出电容 Cout 以及 DC/DC 的 GND，要尽量多打一些过孔，建议 4 个以上的0503 过孔，如果 Vin，Vout 电源有换层，建议过孔也要多打一些过孔，建议 4 个以上的 0503过孔（和电流有关系）。电感要尽量靠近 DC/DC，走线要尽量粗而短，FB 端的电阻地尽量远离干扰源。

板对板连接器电源管脚处禁止覆铜，所有电源管脚通过走线方式和外面连接，走线线宽不得超过管脚宽度，防止制板后，焊盘变大后贴片容易连锡虚焊。

USB2.0 电路 PCB 设计

表 3-1 USB2.0 信号阻抗及走线要求

参数	要求
走线阻抗	差分 90ohm ±10%
差分对内最大时延差	小于 20mil
走线长度	小于 6 inches
各信号所允许过孔数量	建议不超过 4 个，不得超过 6 个

当 USB 差分信号走线需要换层时，确保走线上的过孔数量少于 4 个，不得超过 6 个，并靠近信号过孔放置对称的缝合地孔，缝合地孔和信号过孔中心距不得超过 30mil。USB 差分对尽可能参考层为完整的地平面，如果无法避免跨不同平面走线，那么必须全程包地处理，包地的走线间隔 300mil 以内必须有地过孔。

USB3.0 电路 PCB 设计

USB3.0 信号阻抗及走线要求

参数	要求
差分走线阻抗要求	90Ω±10%
SSTXP/SSTXN 之间等长要求	小于 12mil
SSRXP/SSRXN 之间等长要求	小于 12mil
SSTXP/N 和 SSRXP/N 之间等长要求	小于 6000mil建议不超过 4 个，不得超过 6 个
PCB 走线总长度要求	小于 6000mil
SSTX 和 SSRX 信号之间的空隙要求	>=4 倍线宽
SSTX,SSRX 信号和其它信号之间的空隙要求	>=4 倍线宽
换层过孔	小于 2 个，需靠近信号换层过孔放置对称的缝合地孔

SSTXP/N 和 SSRXP/N 尽量走在 TOP 层，必须要换层时，不得超过 2 个过孔，并靠近信号过孔放置对称的缝合地孔，缝合地孔和信号过孔中心距不得超过 30mil，走线拐角尽量用弧线或者钝角，不能为直角或锐角。

SSTXP/N，SSRXP/N 信号的参考层需要为完整的地平面，避免出现连续的过孔阻断信号的回流路径的情况。AC 耦合电容请对称放置并靠近 USB 连接座，USB3 座子的焊盘和 AC 耦合电容的焊盘的下方必须挖空一层来保证阻抗的连续性，挖空的大小不小于封装焊盘尺寸。

Camera_MIPI_CSI 电路 PCB 设计

MIPI CSI RX 信号阻抗及走线要求

参数	要求
差分走线阻抗要求	100Ω±10%
差分对内等长要求	小于 12mil
差分对间等长要求	小于 36mil
PCB 走线总长度要求	小于 6000mil
MIPI 信号之间的空隙要求	>=3 倍线宽
MIPI 信号和其它信号之间的空隙要求	>=3 倍线宽
换层过孔	小于 4 个，需靠近信号换层过孔放置对称的缝合地孔

尽量减少换层过孔，必须要换层时，最多只能打 4 次过孔，并靠近信号过孔放置对称的缝合地孔，缝合地孔和信号过孔中心距不得超过 30mil。MIPI CSI 差分对的参考层需要为完整的地平面，避免出现连续的过孔阻断信号的回流路径的情况。

HDMI 2.0 电路 PCB 设计

HDMI TX 信号阻抗及走线要求

参数	要求
差分走线阻抗要求	100Ω±10%
差分对内等长要求	小于 12mil
时钟和数据之间的等长要求	小于 480mil
PCB 走线总长度要求	小于 6000mil
HDMI 数据信号之间的空隙要求	>=5 倍线宽
HDMI 数据和 HDMI 时钟之间的空隙要求	>=5 倍线宽
换层过孔	小于 2 个，需靠近信号换层过孔放置对称的缝合地孔

走线尽量在 TOP 层，必须要换层时，最多只能打 2 次过孔，并靠近信号过孔放置对称的缝合地孔，缝合地孔和信号过孔中心距不得超过 30mil，走线拐角尽量用弧线或者钝角，不能为直角或锐角。
差分线整组并行走线，最外围包地处理，包地的走线和信号之间的空隙不小于 4 倍线宽，并且包地的走线间隔 300mil 以内必须有地过孔。所有信号的参考层需要为完整的地平面，避免出现连续的过孔阻断信号的回流路径的情况。
HDMI 座子的焊盘和 TVS 管的焊盘的下方必须挖空一层来保证阻抗的连续性，挖空的大小，不小于封装焊盘尺寸。HDMI 的 TVS 管应尽量靠近连接座放置，信号拓扑为：HDMI 座—>TVS—>CPU，出现 ESD 现象时，ESD 电流必须先经过 TVS 器件衰减。TVS 器件走线上不要有残桩(Stub)，地管脚建议尽量增加地过孔，至少保证 2 个 0.4*0.2mm 的过孔，加强静电泄放能力。

MIPI 显示屏接口电路 PCB 设计

MIPI DSI TX 信号阻抗及走线要求

参数	要求
差分走线阻抗要求	100Ω±10%
差分对内等长要求	小于 12mil
差分对间等长要求	小于 36mil
PCB 走线总长度要求	小于 6000mil
MIPI 信号之间的空隙要求	>=3 倍线宽
MIPI 信号和其它信号之间的空隙要求	>=3 倍线宽
换层过孔	小于 4 个，需靠近信号换层过孔放置对称的缝合地孔

MIPI 差分对尽量减少换层过孔，必须要换层时，不得超过 4 个过孔，并靠近信号过孔放置对称的缝合地孔，缝合地孔和信号过孔中心距不得超过 30mil。MIPI DSI 差分对的参考层需要为完整的地平面，避免出现连续的过孔阻断信号的回流路径的情况。

LCM-eDP 电路 PCB 设计

eDP TX 信号阻抗及走线要求

参数	要求
差分走线阻抗要求	85Ω±10%
差分对内等长要求	小于 12mil
PCB 走线总长度要求	小于 6000mil
eDP 信号之间的空隙要求	>=4 倍线宽
eDP 信号和其它信号之间的空隙要求	>=4 倍线宽
换层过孔	小于 4 个，需靠近信号换层过孔放置对称的缝合地孔

尽量减少换层过孔，必须要换层时，最多只能打 4 次过孔，并靠近信号过孔放置对称的缝合地孔，缝合地孔和信号过孔中心距不得超过 30mil。eDP_TX 差分对的参考层需要为完整的地平面，避免出现连续的过孔阻断信号的回流路径的情况。

WiFi 蓝牙电路 PCB 设计

WIFI 模组适当放置，模组远离 DDR、HDMI、USB、LCD 电路以及喇叭等易干扰模块或连接座。

天线布线越长，能量损耗越大，因此在设计时天线路径越短越好，不能有分支出现，尽量不换层。天线匹配电路必须靠近天线座，天线走线 50 欧，保证参考地完整，阻抗不要突变，下方不允许有其他信号线或电源。

SD 卡电路 PCB 设计

SDMMC0 信号阻抗及走线要求

参数	要求
单端阻抗要求	50Ω±10%
DATA/CMD 和 CLK 之间等长要求	小于 120mil
PCB 走线总长度要求	当 CLK 小于等于 50MHz 时，小于 6000mil
PCB 走线总长度要求	当 CLK 大于 50MHz 时，小于 4000mil
SDMMC0 信号之间的的空隙要求	>=2 倍线宽
SDMMC0 信号和其它信号之间的空隙要求	>=3 倍线宽
换层过孔	小于 4 个，需靠近信号换层过孔放置对称的缝合地孔
SDMMC0 CLK 走线要求	必须全程包地处理，包地的走线间隔 300mil 以内必须有地过孔

SDMMC0 所有信号的参考层需要为完整的地平面，避免出现连续的过孔阻断信号的回流路径的情况。该信号连接 SD 卡时，卡座的电源电容务必放在卡座电源管脚处，走线时必须先经过电容再到卡座管脚，卡座的电源的走线 40mil 以上。TVS 保护二级管应尽量靠近卡座放置，信号拓扑为：Micro-SD 卡座—>TVS—>CPU，出现 ESD 现象时，ESD 电流必须先经过 TVS 器件衰减。TVS 器件走线上不要有残桩(Stub)，地管脚建议尽量增加地过孔，至少保证 2个 0.4*0.2mm的过孔，加强静电泄放能力。Micro-SD 卡座下面区域尽量避免走线，以免出现 ESD 现象时会受耦合影响。

千兆网电路 PCB 设计

RGMII 信号阻抗及走线要求

参数	要求
单端阻抗要求	50Ω±10%
TXD0,TXD1,TXD2,TXD3,TXEN 和 TXCLK 之间等长要求	小于 120mil
RXD0,RXD1,RXD2,RXD3,RXDV 和 RXCLK 之间等长要求	小于 120mil
PCB 走线总长度要求	小于 5000mil
PRGMII 信号之间的空隙要求	>=2 倍线宽
RGMII 信号和其它信号之间的空隙要求	>=3 倍线宽
TXCLK 和 RXCLK 走线要求	必须全程包地处理，包地的走线间隔 300mil 以内必须有地过孔

RXD0-RXD3,RXCLK,RXDV 的 22ohm 串联匹配电阻靠近 PHY 端,PHY 管脚和电阻之间走线必须控制在 400mil 以内。ETH0/1_REFCLKO_25M 全程包地处理，包地的走线间隔 300mil 以内必须有地过孔。RGMII 所有信号的参考层需要为完整的地平面，避免出现连续的过孔阻断信号的回流路径的情况。
以 RTL8211F/FI 为例，PHY 侧的注意点：
晶体电路布局需要优先考虑，布局时应与芯片在同一层并尽量靠近放置以避免打过孔，晶体走线尽可能的短，远离干扰源，尽量远离板边缘。晶体以及时钟信号需要全程包地处理，包地线每隔 100mil 至少添加一个 GND 过孔，并且必须保证邻层的地参考面完整。
RSET 电阻必须靠近 RTL8211F/FI 的管脚，走线不得超过 800mil，远离其它干扰信号。
务必确认 RJ45 封装和原理图是否一致，RJ45 有分 Tab down 和 Tab up，信号顺序刚好是相反。如果使用 RTL8211F/FI 建议采用 Tab down，MDI 顺序是顺的。开发板设计中 RJ45 插座型号为 HR911130A，内置隔离变压器，也可以采用分离式的 RJ45 座子和网络变压器，这时候需要网络变压器尽可能靠近 RJ45 座子，MDI 走线不得超过 4.5inch。
PHY 到网络变压器的差分信号阻抗为 100Ω±10%，MDI0+、MDI0-、MDI1+、MDI1-、MDI2+、MDI2-、MDI3+、MDI3-差分对内长度偏差控制在±5mil 以内，MDI 差分对应严格遵循差分规则走线。例如，必须保持相同的长度、相同的宽度、相同的层和固定的线距，并尽可能保持对称。MDI 差分对间线长延迟控制在 800mil 以内，差分对间空隙不小于 3 倍线宽，差分对和其它信号之间空隙不小于 4 倍线宽。MDI 信号尽量减少换层过孔，必须要换层时，最多打 2 次过孔，并靠近信号过孔放置对称的地缝合孔，参考层需要为完整的地平面，避免出现连续的过孔阻断信号的回流路径的情况。
网络变压器高压侧的 MDI 差分对，走线线宽建议尽量走粗，建议 8mil，75ohm 电阻走线建议 25mil 以上。网络变压器中心抽头滤波电容必须靠近网络变压器对应的管脚。RJ45 接口和网络变压器高压侧属于高压区，禁止覆铜，建议和低压区间隔至少 4mm 以上。
PHY 芯片电源的去耦电容，都需要尽量靠近 PHY 芯片各管脚放置，走线时尽量先经过电容焊盘，再到芯片管脚，管脚和电容之间走线长度不得超过 100mil。RTL8211F/FI 内部自带的DCDC，电感必须靠近芯片管脚，LX 走线要尽量短而粗，宽度不小于 60mil，长度不得超过 200mil，输出电容必须靠近电感，走线时，必须先经过输出电容再到后级。Pin21 和 Pin3,8,38 必须星形分开走线，走线线宽 30mil 以上。如果 PHY IO 采用 3.3V 时，VCCIO_PHY 和 VCC3V3_PHY 电源走线必须走星形，走线线宽 30mil 以上。PHY 芯片的中心焊盘必须良好接地，放置的过孔至少保证 5X5 个 0.5*0.3mm 的过孔。

音频电路 PCB 设计

SPKP/SPKN 按照差分走线并整组包地，线宽 20mil，尽量缩短走线。
L/ROUT1 左右声道要分别包地，不是差分线，不能靠在一起，挨在一起会降低左右声道的隔离度，建议走线线宽大于 10mil。
MIC 单端连接时，MIC1/MIC2 单独走线并分别包地。MIC 差分连接时，MICP/MICN 按照差分走线，并整组包地，MIC 走线线宽建议 8mil 以上。
所有音频信号都请远离 LCD、DRAM 等高速信号线。禁止在高速信号线相邻层走线，所有音频信号的相邻层不得为电源平面或走线，必须为地平面。禁止在高速信号线附近打孔换层，走线不要穿过电感区域，远离 RF 信号和器件。
耳机座/麦克风的 TVS 保护二级管应尽量靠近连接座放置，信号拓扑为：耳机座/麦克风—>TVS—>CPU，出现 ESD 现象时，ESD 电流必须先经过 TVS 器件衰减。TVS 器件走线上不要有残桩(Stub)，地管脚建议尽量增加地过孔，至少保证 2 个 0.4*0.2mm 的过孔，加强静电泄放能力。

SATA3.0 电路 PCB 设计

SATA3.0 信号阻抗及走线要求

参数	要求
差分走线阻抗要求	90Ω±10%
TXP/TXN 之间等长要求	小于 12mil
RXP/RXN 之间等长要求	小于 12mil
PCB 走线总长度要求	小于 6000mil
TX 和 RX 信号之间的空隙要求	>=4 倍线宽
TX,RX 信号和其它信号之间的空隙要求	>=4 倍线宽
换层过孔	小于 2 个，需靠近信号换层过孔放置对称的缝合地孔

TXP/N 和 RXP/N 尽量走在 TOP 层，必须要换层时，不得超过 2 个过孔，并靠近信号过孔放置对称的缝合地孔，缝合地孔和信号过孔中心距不得超过 30mil，走线拐角尽量用弧线或者钝角，不能为直角或锐角。TXP/N，RXP/N 信号的参考层需要为完整的地平面，避免出现连续的过孔阻断信号的回流路径的情况。

AC 耦合电容请对称放置并靠近 SATA 连接座，SATA 座子的焊盘和 AC 耦合电容的焊盘的下方必须挖空一层来保证阻抗的连续性，挖空的大小，不小于封装焊盘尺寸。

PCIE3.0 电路 PCB 设计

PCIe3.0 信号阻抗及走线要求

参数	要求
数据差分走线阻抗要求	85Ω±10%
时钟差分走线阻抗要求	100Ω±10%
TXP/TXN 之间等长要求	小于 12mil
RXP/RXN 之间等长要求	小于 12mil
PCB 走线总长度要求	小于 6000mil
TX 和 RX 走线之间等长要求	小于 6000mil
TX 和 RX 信号之间的空隙要求	>=5 倍线宽
TX，RX 信号和其它信号之间的空隙要求	>=5 倍线宽
REFCLKP/N 差分走线要求	对必须全程包地处理，包地的走线间隔 300mil以内必须有地过孔
换层过孔	小于 2 个，需靠近信号换层过孔放置对称的缝合地孔

TXP/N，RXP/N，REFCLKP/N 走线尽量在 TOP 层，必须要换层时，不得超过 2 个过孔，并靠近信号过孔放置对称的缝合地孔，缝合地孔和信号过孔中心距不得超过 30mil，走线拐角尽量用弧线或者钝角，不能为直角或锐角。信号的参考层需要为完整的地平面，避免出现连续的过孔阻断信号的回流路径的情况。

AC 耦合电容请对称放置并靠近 PCIe Slot，Slot 的焊盘和 AC 耦合电容的焊盘的下方必须挖空一层来保证阻抗的连续性，挖空的大小，不小于封装焊盘尺寸。